Disponible ja la placa alfa de proves del Dispositiu Lògic Programable Complexe ATF1508ASV (CPLD). Aquesta versió pot treballar a 3,3V o a 5Vdc sense requeriments de configuració. Endemés és la versió ràpida en quan a càrrega de codi, doncs triga la mitat de temps que les versions AS. Disposen d’ell com a component habitual.

Amb aquesta placa podem programar el xip per primera vegada a fi d’evitar conflictes d’entrades i sortides amb el prototip que estiguem construint. Aquesta és una de les causes més freqüents de mortaldat de la tecnologia CPLD. Un cop pre-programat ja no ha d’haver més problemes i el podrem programar in-circuit tantes vegades com calgui (sempre que no toquem la taula I/O).

Tot i que a l’esquemàtic s’ha previst un oscil·lador de varies desenes de MHz, a aquest prototip hi hem posat un de 4,9152 a fi de poder generar freqüències estàndards de comunicació serie. Per a la versió Beta s’hauria de muntar un sòcol de 14 pins per l’Oscil·lador. L’ATF suporta fins a 125MHz segons datasheet.

Ara podrem fer proves al costat de la protoboard abans del disseny final. Això és un total de 60 I/O digitals al connector lateral de 64 contactes. Faltarà posar algun led i un polsador genèric de reset i podrem tirar la primera serie beta. El disseny està fet sobre KiCAD 3.

Jordi.Autocet