Emulant un processador d’una targeta CPU amb un dispositiu lògic programable CPLD.

L’objectiu del projecte és aconseguir un funcionament en fase de cerca (fetch) d’un processador, de manera continuada, per a posar a prova uns circuits de memòria a una placa associada. El processador a emular és un 80486 però durant el test també es provaran altres tipus de cicle com els del processador 68030.

Els dispositius programables són un parell de ATF1508ASV de la firma Atmel.

Aquest parell d’unitats es reparteixen les tasques de control: El dispositiu U1 fa l’enviament de les dades que es volen transferir a la memòria, normalment uns o zeros alternats per a capturar diferències i fallides a la memòria. El dispositiu U2 es dedica a l’enviament de la direcció on han de desar les dades. Així doncs, U2 aplicarà un estimul diferencial en un únic sentit, per altre banda U1 enviarà i rebrà en ambdós sentits.

Els senyals que es processen són:

  1. Bus de dades: 32 línies  D0 a D31
  2. Sentit de la transferència: una línia W_R
  3. Senyals de rellotge i de reset: CLK* i  C_486
  4. Bus d’adreçament: 30 línies A2 a A31, amb 4 línies de “Byte Enable” BE0 a BE3
  5. Senyals de coordinació: DB_ADS des de micro i DB_WAIT des de RAM

Altres senyals del sistema són ignorades ja que no tenen efecte a la prova.

El programari que es fa servir per a programar els xips és el WinCUPL de propi fabricant del CPLD, que és de tipus lliure, encara que no obert. El llenguatge és paramètric poc normalitzat, antic, però editable en format TXT. Es basa en unes declaracions que s’aniran executant per part del compilador, unes seran simples i d’altres, més complexes, seran de tipus lògic que interactuen amb els terminals del xip. La elecció de mnemònics és lliure però alguns caràcters estan descartats pel compilador. Un cop feta la compilació obtenim un fitxer JEDEC (.jed)

L’enviament del fitxer JEDEC al xip es fa per mitjà d’un altre programa: l’Atmel ISP és un adaptador dels senyals elèctrics en diferents formats possibles com l’USB o l’antic LPT. Requereix de configuració de la composició dels senyals sota la norma IEEE-1149, on s’ofereixen serveis de lectura, escriptura, verificació i esborrat del xip.

Degut a la multiplicitat de protocols és més fàcil comprar dispositius de cable ja preparats a la norma. No obstant s’ha optat per fer un cable a mida per la ocasió a partir d’indicacions JTAG.